PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-237387 (43)Date of publication of application : 31.08.2001

(51)int Cl H01L 27/10

HO1L 27/10 G11C 11/22 G11C 16/04

HDIL 21/8247 H01L 29/788 H01L 29/792

(21)Application number : 2000-046899 (71)Applicant : MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing: 24.02.2000 (72)Inventor: OTSUKA TAKASHI

MORITA KIYOYUKI IIJIMA KENJI

(54) FERROELECTRIC GATE DEVICE AND METHOD OF DRIVING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a technique of controlling the voltage of a ferroelectric gate device and a structure of the same.

SOLUTION: A first insulator layer formed on a

semiconductor substrate, ferroelectric layer formed on the first insulator layer, and resistance variable element which is formed on the ferroelectric layer and is changed in resistance by application voltage, are electrically connected. Since an electric field applied to the ferroelectric is controlled by a change in resistance, application of voltage to the ferroelectric can be conducted with accuracy and holding characteristics and the reliability can be increased.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-237387 (P2001-237387A)

(P2001-Z37387A) (43)公開日 平成13年8月31日(2001,8,31)

(51) Int.Cl.7		徽別記号		FΙ				デーマコート*(参考)
H01L	27/10	451		H01	L 27/10		451	5 B O 2 5
G11C	11/22			G110	C 11/22			5 F 0 0 1
	16/04				17/00		6 2 2 Z	5 F O 8 3
H01L	21/8247			H01	L 29/78		371	5 F 1 O 1
	29/788							
			Marrier Strafe	4- ak-6- a	Avenue or the o	01 (A A 36)	ET 40 VET Lorde

審査請求 未請求 請求項の数8 OL (全 9 頁) 最終頁に続く

特欄2000-46899(P2000-46899)	(71) 出額人	000005821
		松下電器産業株式会社
平成12年2月24日(2000.2.24)		大阪府門真市大字門真1006番地
	(72) 発明者	大塚 隆
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
	(72)発明者	森田 清之
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
	(74)代理人	100097445
		弁理士 岩橋 文雄 (外2名)
		平成12年 2 月24日 (2000, 2, 24) (72) 発明者 (72) 発明者


最終頁に続く

(54) 【発明の名称】 強誘電体ゲートデバイスとその駆動方法

(57) 【要約】

【課題】 強誘電体ゲートデバイスの電圧制御手法とそ の構造を提供する。

【解決手段】 半導体基板上に形成した第一の絶縁体層 と、顔高第一の連縁体層上に形成された煙部電体層と 商産強誘電体層と語に形成された一般が重な相似と 前定体する抵抗変化素子の間気的に接続され、抵抗変化 によって、強誘電体への印施電界を制御するために、強 誘電体への電圧印加が精密に行え、保持特性および、信 積性か向上する。



【特許請求の範囲】

【請求項1】強誘電体部の残留分極状態により、半導体 基板表面の電荷状態を変化させる電界効果トランジスタ において、半導体基板上に形成した第一の絶縁体層と. 前記第一の絶縁体層上に形成された強誘電体層と、前記 強誘電体層上部に形成された、印加電圧によって抵抗変 化する抵抗変化素子が電気的に接続されたことを特徴と する強誘電体ゲートデバイス。

1

【請求項2】抵抗変化素子がBa, Sr, Ti, Zn, Fe, Cuのうち 少なくとも一つの元素を含む酸化物あるいは、SiC, Si, S 10 eのうち…つの元素を含むことを特徴とする請求項1記 載の強誘電体ゲートデバイス。

【請求項3】抵抗変化素子が半導体の空乏層を変化させ ることにより抵抗を変化させることを特徴とする諸求項 1 記載の強誘電体ゲートデバイス。

【請求項4】強誘電体部の残留分極状態により、半導体 基板表面の電荷状態を変化させる電界効果トランジスタ において、半導体基板上に形成した第一の絶縁体層およ び前記第一の絶縁体層上部に形成された電気的に浮遊状 態の第一の浮遊電極のうち少なくとも第一の絶縁体層を 20 備え、前記第一絶縁体層あるいは第一の浮遊電極上に形 成された強誘電体層と前記強誘電体層上に第二の絶縁体 層および第二の浮遊電極層のうち少なくとも第二の絶縁 体層が形成されており、前記第二の絶縁体層上に形成さ れた上部電極を備えた構造であって、前記第一の絶縁体 層あるいは、第二の絶縁体層のうち少なくとも一方を、 衝界に対してキャパシタンスが変化するキャパシタンス 可変材料を用いることを特徴とする強誘電体ゲートデバ イス。

【請求項5】キャパシタンス可変材料が、ペロプスカイ 30 ト型酸化物であることを特徴とする請求項1記載の強誘 電体ゲートデバイス。

【請求項6】キャパシタンス可変材料が、半導体材料か らなることを特徴とする請求項1記載の強誘電体ゲート デバイス。

【請求項7】請求項1から請求項6のいずれかに記載の 強誘電体ゲートデバイスを用いた、強誘電体メモリデバ

【請求項8】請求項1から請求項6のいずれかに記載の 強誘電体精樹構造を有する強誘電体ゲートデバイスを用 40 なる。 いた、プログラマブル ロジック デバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】近年の機器の発展に伴い、半 導体デバイスで、高速、大容量のデータを扱う必要性が 増大している。そのデータや命令などのデータを保存す るために、高速で不揮発性のメモリの実現が期待されて

【0002】不揮発性メモリとして、フラッシュメモリ や、強誘電体メモリ (FRAM) が既に市場に登場してい 50 りも、結晶性良く強誘電体を形成できる。

【0003】しかしながら、さらに、高速、大容量のデ ータを扱うためには、現状以上の高速不揮発メモリが必 要となってきている。

【0004】近年、MOS-FET (metal Oxide Semiconduc tor-Field Effect Transistor) のゲート絶縁体の部分 に強誘電体を用いた、MF(1)S-FET(Metal ferroelectric s (Insulator) Semiconductor-FET) が小型で高速の不 揮発性メモリとして提案されてきている。

【0005】これは、半導体基板とゲート電極に強誘電 体の抗電界以上の電圧を印加させることにより、強誘電 体の分極を変化させ、電圧除去後も強誘電体に残った残 留分極により、FETトランジスタをノーマリーオンある いは、ノーマリーオフとして情報を記憶させるものであ

【0006】しかしながら、シリコン基板上に例えばPZ T(PbxZr1-xTi(G)のような強誘電体を形成した場合、PZT 形成時にシリコンと反応し、シリコンと強誘電体間に良 好な界面を持つものが形成できなかったり、強誘電体形

成時に、シリコンとの界面にSiO2が形成されたりする。 そのため、シリコントにCeO2などの絶級体 (Insulato r) 層を形成し、強誘電体とシリコンとの反応を防ぐこ とも行われている。

【0007】しかし、未だ良好な保持特性を有するデバ イスの実現には至っていない。その理由として考えられ る原因として、強誘電体の結晶性の不十分さや、情報を 分極として保持している状態や、読み出し時に強誘電体 への反対電界が加わることによるものとが考えられてい

3. 【0008】これらは、デバイスの保持特性の劣化につ ながっている。強誘電体ゲートデバイスを作製するにあ たり、デバイス特性に重要な影響を与える因子として、 Siとゲート酸化膜との界面の問題である。現在Siデバイ スで主に使われているゲート酸化膜として、Siの酸化物 や窒化物がある。これらの材料は、Siと良好な界面を形 成する。しかし、前述したようなSiとの界面にSi酸化物 あるいはSi窒化物以外の絶縁体を形成した。強誘関体ゲ ートデバイスの場合には、界面準位密度が上昇し、関値 Vtの変動などを引き起こし、デバイスの信頼性 上問題と

【0009】この界面の問題を解決した例として、ロー ムの中村らによるMFMIS型 (Metal Ferroelectric Metal Insulator Semiconductor) の強誘電体ゲートデバイス の提案がある(「強誘電体薄膜メモリ」p261、サイエ ンスフォーラム)。

【0010】MFMIS型においては、Siとの界面にSiO2を 利用することが可能となり、界面準位の問題は解決され る。また、強誘電体をMFM構造とし、金属電極で挟み込 んだ構造であるため、Si上に直接強誘電体を形成するよ

【0011】以上のように、強誘電体部すなわち、MF S、MFIS、MFMIS構造のF部の強誘電体の残留分極状態に より半導体基板表面のコンダクタンスを変化させてなる 始誘電体ゲートデバイスでは、強誘電体の形成が鍵とな っている。

【0012】また、特公平7-109887号公報によれば、MI FIS構造にすることによって、1各層の薄膜化を防ぐとと もに、F層を挟み込んだ1層が、F層とS層あるいはM層と の拡散防止の役割を果たすことが発明されている。

【0013】以上いずれの構造においても、強誘電体層 10 るものである。 にかかる電圧で考えると、保持を良好にするには、強誘 電体のD-Eヒステリシス曲線における、飽和分極以上 の電圧を、読み出し時には、抗電界以下の電圧を印加さ せ、動作させることとなる。さらに、強誘電体材料は、 飽和電界と絶縁破壊電界との差が小さいものが多いた め、印加電圧を精密に制御する必要がある。

【0014】以上のような、従来の強誘電体ゲートデバ イスの動作を以下に図を用いて説明する。

【0015】図1は強誘電体のD-Eヒステリシスルー プを示す

【0016】強誘電体は電界を印加すると、抗電界Ec以 上の電界で分極反転し、0パイアスに戻しても、残留分 極Prが存在する。強誘電体ゲートデバイスの場合、最上 部のゲート電極に電圧を印加させ、強誘電体を分極反転 させる動作が書き込みとなる。すなわち書き込み時に は、Ewの電界を印加させ、分極を完全に反転させること が、保持特性を向上させるうえで重要である。このと き、強誘電体材料にもよるが、強誘電体にEcの2倍以上 の電界をかけると、リークが増大し、最後には絶縁破壊 を起こす。

【0017】Pb.La.x TiO.の場合は、Ecが50kV/cmに 対して絶縁破壊電圧が100~200kv/cmとなることも多 く、Ewの設定を調整しないといけない。また、読み出し 時には、Eopの電圧を印加するが、強誘電体の結晶性に 起因して、強誘電体にはマイナーループが存在し、Eop 印加時に分極反転が生じてしまい、読み出しを繰り返す ことにより、最後には残留分極が消滅してしまう。 [0018]

【発明が解決しようとする課題】そのため、MF(1)S型、 MFS型、MFMIS型、MIF1S型いずれの強誘電体ゲートデバ 40 抗を変化させることが可能となり、強誘電体層に対する イスにおいても、構造により、強誘電体部の強誘電体の 結晶性の違い(製法にも依存する)が存在するものの、 実用に耐えうる保持特性を持った強誘電体ゲートデバイ スの実現には未だいたっていない。

【0019】その理由としては、強誘電体や、絶縁体層 の、結晶性だけの問題ではない。強誘電体を分極させる ためのいわゆる書き込み動作や、読み出し動作時の強誘 電体への印加電圧および電界の考慮がなされていないか らである。すなわち、書き込み時には、強誘電体に電圧 時および、読み出し動作時には、強誘電体への反電界が かからないようにすることが、保持特性の向上には重要 である。特に読み出し動作時には、上部の電極に電圧を 印加させるため、強誘電体のマイナーループに起因する 分極保持が阻害される (ディスターブ) ことが原因であ

【0020】 すなわち本発明においては、特に保持特性 および読み出し動作時のディスターブ耐性を向上させる ための、強誘電体への電界制御手法および構造を提供す

【0021】さらに、強誘電体は、分極反転が飽和する 電界と、絶縁破壊や、劣化が生じる電界の差が小さいと いう特徴を有しているため、電圧な急激な変化に対し て、強誘電体の絶縁破壊や、劣化を防ぐ精密な電圧印加 手法が必要である。

【0022】以上のように本発明の主目的は、保持特性 および、デバイス動作の信頼性を向上させる電圧印加手 法の提案および、構造の提供にある。 [0023]

【課題を解決するための手段】本発明の第1の発明にお ける強誘電体ゲートデバイスによれば、強誘電体層上窓 に形成された、印加電圧によって抵抗変化する抵抗変化 素子が電気的に接続されたことを特徴としている。印加 常圧によって抵抗が変化するため、強誘電体へ加わる電 圧を印加電圧により制御できることとなり、書き込み時 と読み出し時の強誘電体へ加わる印加電圧を変化させる ことが可能となり、保持、耐ディスタープ特性が向上す ることとなる。

【0024】本発明の第2の発明における強誘電体ゲー 30 トデバイスによれば、抵抗変化材料としてBa, Sr, Ti, Zn のうち少なくとも一つを含む酸化物を用いている。これ らの酸化物は電圧に対する抵抗変化を大きくとれるた め、印加電圧によって、強誘電体層にかかる電圧を大き く変化させることが可能となり、書き込み特性や、保持 特性、耐ディスターブ特性が向上することとなる。 【0025】本発明の第3の発明における強誘電体ゲー トデバイスによれば、抵抗変化素子が半導体の空乏層長 さを変化させることにより抵抗を変化させることを特徴 としている。空乏層厚みを変化させることによって、抵

印加電圧を制御することが可能となる。 【0026】本発明の第4の発明における強誘電体ゲー トデバイスによれば、強誘電体部の残留分極状態によ り、半導体基板表面の電荷状態を変化させる電界効果ト ランジスタにおいて、半導体基板上に形成した第一の絶 緑体層および前記第一の絶縁体層上部に形成された電気 的に浮遊状態の第一の浮遊電極のうち少なくとも第一の 絶縁体層を備え、前記第一絶縁体層あるいは第一の浮遊 電極上に形成された強誘電体層と前記強誘電体層上に第 が印可され分極反転を確実に行う事が重要であり、保持 50 二の絶縁体層および第二の浮遊電極層のうち少なくとも 第二の絶縁体層が形成されており、前記第二の絶縁体層 上に形成された上部電極を備えた構造であって、前記第 一の絶縁体層あるいは、第二の絶縁体層のうち少なくと も一方を、電界に対してキャパシタンスが変化するキャ パシタンス可変材料を用いることを特徴としている。

【0027】キャパシタンス可変材料を接続した構成に なっているため、電圧の印加状態により、キャパシタン スが変化1. 強誘電体層および第一の絶縁体層とのキャ パシタンス比が変化することとなり、強誘電体層への印 を精密に制御できるようになる。

【0028】本発明の第5の発明における強誘電体ゲー トデバイスによれば、キャパシタンス可変材料としてペ ロブスカイト型の酸化物を用いている。ベロブスカイト 材料は印加電圧に対するキャパシタンス変化が大きいた め、強誘電体層への印加電圧が制御しやすいという利点 を有している。

【0029】 本発明の第6の発明における強誘電体ゲー トデバイスによれば、キャパシタンス可変材料として半 道体材料を使用している。

【0030】半導体材料を用いることにより、空乏層厚 みを変化させ、キャパシタンスを変化させることが可能 となり、強誘電体に対する印加電圧を容易に制御できる こととなる。

【0031】本発明の第7の発明における強誘電体ゲー トデバイスによれば、上記強誘電体部を情報記憶部とし て機能させることにより、強誘電体メモリとして機能す る強誘電体デバイスが得られる。

【0032】また、上記強誘電体デバイスを、プログラ マブル・ロジック・デバイス内の配線間に介設されるス 30 イッチングトランジスタとして機能させることにより、 [0033]

【発明の実施の形態】以下、本発明の実施の形態におけ る強誘電体ゲートデバイスについて図面を参照しながら

その構造と動作について説明する。 【0034】 (実施の形態1) 図1は、本発明における

強誘電体ゲートデバイスの断面構成図である。 【0035】図1において、1はシリコン基板、2は素 子分離層、3は拡散部(ソースもしくはドレイン)、4 は第一の絶縁体層、5は強誘電体層、6は抵抗変化素

子、7はゲート電極である。 【0036】なお、図1に示す例は、MIFIS型の強誘電 体ゲートデバイスである。

【0037】図1に示す実施例では、第一の絶縁体層4 はSiO: で、強誘電体層5として、Bi: Ti: O:: を、抵抗変 化素子6として、Bi-O を添加したZnOから構成されてい 3.

【0038】図1に示す強誘電体ゲートデバイスの製造 は、以下の製造工程によって形成される。

【0039】まずシリコン基板1上に素子分離となるL050【0054】すなわち、書き込み時において、低電圧時

COS膜2を形成したのち、LOCOS膜2領域でかこまれた活 性領域の上にSi0: 膜4を形成する。その後強誘電体層5 としてBi+Ti: 0: 膜を、基板温度575℃、酸素分圧25%、 スパッタ圧力20mTorrの条件で形成した(1 T o r r = 133, 322Pa) .

【0040】Bi, Ti, 0:の形成には、Bi4Ti3012の結晶性 を向上させるために、あらかじめ、ZrあるいはTiのバッ ファをSiO2上に形成した後形成してある。

【0041】さらに、強誘電体5の上部に、Zn0のター 加電圧が制御できることとなり、強誘電体への印加電圧 10 ゲットを用いて基板温度100°Cで形成し、最後にゲート 電極として、Ptをスパッタ法により形成した。さらにフ ォトリソグラフィー法によって、電極形成マスクを用い てSiO: 膜、Bia Tia Oo: 膜、ZnO膜、Ptをパターンニングし

> 【0042】このパターンニングは構成される各層ご と、一括、何段階いずれの方法を用いてもよい。

【0043】さらに、ゲート電板7をマスクとして、シ リコン基板 1 無いにキャリア用不純物のドーピングを行 いソースドレイン領域となる不純物拡散層3を自己整合 20 的に形成した。

【0044】その後基板上に、瞬間絶縁膜と、コンタク ト、配線などを形成するが、通常の半導体記憶装置製造 プロセスであるため省略する。

【0045】本実施の形態の強誘電体ゲートデバイスに よると以下の効果を発揮することができる。

【0046】図1に示す始誘電体ゲートデバイスの書き 込み動作を考える。

【0047】ゲート電極7に電圧を印加させ、強誘電体 層5の分極反転させる場合である。

【0048】ゲート電板7に電圧を印加すると、絶縁体 層4、強誘電体層5、抵抗変化素子6に電圧が印可さ れ、それぞれのキャパシタンスに応じた比率で電圧が分 配される。

【0049】すなわち、抵抗変化素子6の抵抗が低く抵 抗体と見なせる場合の等価回路は図2であって、抵抗が 絶縁体に近いほど高い場合は、図3に示す等価回路とな る。なお図2、図3に示した例は、いずれも、抵抗変化 素子6を強誘電体層5に直列に接続した場合であって、 図1の構成の場合である。

【0050】またZn0膜のV-1特性を図4に示す。 【0051】電圧に対して抵抗が大きく変化することが わかる。すなわち抵抗が大きな低電圧領域では、容量と して扱うことが可能であり、ある電圧を超えた瞬間に抵 抗が激減する。

【0052】この特性を利用して、バリスタとして、電 子部品の分野において使用されている。

【0053】また、近年DRAM向けに開発されてきている Ba、Sr.。 TiO: といったペロブスカイト型酸化膜において も、同様の抵抗が劇的に変化する領域が存在する。

は、図は示した等価回路とより、まず、容能に応じて 駆圧が分配される。このともは、繊維体解のよっやは、 シタと鉄抗変化器 「600 に起因するキャパシクの事態された。 形態性 なっており、500 の活動性・39、2の材料のお露 電率 = 10円度で、Bi-Ti-Os = 100円度であるので、第一 の総結核解 4 の別本を5m。 強症性保管 50 厚みを200m とし、核抗変化素子解6 厚みを50maとした場合、強誘戦 体解方には電圧はほとんどが配されない。しかし、さら る電圧をあげていくと、今かで、鉄政変化素子解の 10 10 る電圧が増大し、接抗として作用するようになる。すな わり図とに示する範囲器となる。

【0055】そのため、強誘電作網5と絶縁体網4との 直列キャバシタとして、取り扱うことができ、強誘電体 関5に加わる電圧が一気に増大することとなる。以上が 青き込み時の抵抗変化素子の役割である。

【0056】一方読み出し時は、抵抗変化素子6が容量 として扱える領域で使用する。

【0057】以上のような構成にすることによって、次 のような効果が実現できることとなる。

【0058】すなわち、書き込み時は、通常のWFS構造 として、また読み出し時はMFS構造として作用するこ とと同じ状態となる。そのため、特と読み出し時に強調 電体への印加電圧を精密に剥削できるだけでなく、保持 状態の時で、磁源体化力から高界を分散させること 可能となるとともに、強誘電体側5とゲート電極7の間 に続縁体制が挟み込まれるために、リーク電流の軽減が はからほることとなる。

[0059] なお、本実施の影響では、紙核変化素子と して、酸化物系の材料を用いたが、内核食のSi等の半期 を保養合や、SiCt.Al を添加した材料系でもなんら問題は 生じない、ようするに、龍圧に材して鉄筋が変化する材 料条であればいっこうにかまわないこととなる。

【0060】次に、本発明の実施の形態では、強誘電体 屋5のキャバシタに直列に接続したが、図5に示す等価 回路もしく図6に示す等価回路のような接続形態でもか まわない。

【0061】また、参照抵抗、もしくは、参照コンデン サが無い状態でもかまわない。

【0062】図5では、強誘電体層5に抵抗変化素子6 と抵抗体の中間点を、図6においては抵抗変化素子と参 照コンデンサの中間点をそれぞれ接続した構成になって いる。すなわち可変抵抗素子6に印加電圧が加わり、抵 抗として扱える状態を示している。

【0063】また、図7には図5において抵抗素子6に 低電圧が加わる場合の等価回路を示し、同様に図8には 図6において、抵抗素子6に低電圧が加わる場合の等価 回路を示している。

【0064】図5においては、ゲート電極7に電圧を印 加すると、抵抗比率に応じて電圧の分配が生じる。 【0065】後つて、ゲート電極にバルスを印加したとき、抵抗変化素子6の抵抗が高いときには、電化が大き (降下し、整端体層の上部の電位は低くる。一方抵 抗変化素子6の抵抗が低い場合には、抵抗変化素子6の 電位降下は小さくなり強誘電体層5上部の電位は上昇す ス

8

【0066】すなわち、抵抗変化素子に加える電圧を高くすることにより、抵抗変化素子の抵抗は減少するので、強誘電体層6上部の電位は上昇し、書き込みが確実

【0067】いっぽう、読み出し時には、書き込み電圧 より低い電圧を加えるため、抵抗変化素子の抵抗は高い 状態にあるため、ゲート印加電圧の低下分以上の電位降 下分強誘電体層5上部にくわわることとなる。

【0068】すなわち、書き込み電圧と、読み出し電圧 の差以上に確認電体層5上部の電位は変化することとなり、強誘電体層5厚みが薄く、マイナールーブを描かない電圧の設定が微妙な領域にある場合においても、確実に強誘電体層5上部の電位を制御できることとなり、読

20 み出し時のディスターブ耐性が向上することとなる。 【0069】一方参照コンデンサを接続した図6の場合 について説明する。

【0070】関係のように、参照コンデンサを接続した 場合、低低に削減では、コンデンサの低労技能になるため、コンデンサをもそいるシスンにはして他工的社会 をとともに、ゲート電解7への電圧印加後にも、ゲート 電解7の電位を予選技態にすることによって、電位は一 定期間段とれる。よと高端圧加齢には、技技を発 6は抵抗として作用するために、強誘電体層5上部の電

【0071】 本発料の第一の実施の形態における、抵抗 変化素子の材料としては、BaTito 系統化物、Tito 系、5下 Tito 系、Pe to 系、Ca to 系、Za to 系の政権化物を基本とし て、さらに抵抗をさげるために、Bit to や帝士類元素の 派加を行うことによって抵抗率、抵抗変化率の調整をお ごなえばよい。

【0072】さらに、SiのPN接合、SiC半導体にAIを添加した系も使用可能である。

けか無い状態でもかまわない。 【0062】図5では、強誘電体層5に抵抗変化素子6 40 いて、本実施の形態、第一の実施の形態にお と転抗体の中間点を、図6においては抵抗変化素子と参 体の空空層を利用した例について説明する。

【0074】図7に抵抗変化素子の構成を示す。

【0075】図7において、7がゲート電極、8が絶縁 体、9が半導体層、10が下部電極、11が上部電極、 12が接続電極である。

【0076】以上の構成の抵抗変化素子は、半導体層9 として、p型のボリSiを用いている。下部電極と上部電 板の間に電圧を印加し、半導体層9を空乏化させる。ゲ ート電板7と接触し、半導体層9が で発化して、場合し、大きないとなった。

50 空乏化している場合と、していないときとで、抵抗が変

化することとなる。

【0077】そのため、本発明の第一の実施の形態によ る場合と同様に、抵抗変化素子として利用可能である。 【0078】また、本実施の形態における半導体層とし て、Si、SrTiO3、AIN、In2O3、ZnOなどが利用可能であ

9

【0079】以上のように、本発明の第一の実施の形態 によれば、強誘電体ゲートデバイスの書き込みをよび読 み出し時に、強誘電体に加わる電界を抵抗変化素子によ り制御することを主たる特徴としている。

【0080】そのために、書き込み時には強誘電体に電 圧が確実に印加されるとともに、読み出し時に強誘電体 のマイナーループに起因する残留分極量の減少を防ぐこ とが可能となり、強誘電体ゲートデバイスの保持特性が 向上することとなる。

【0081】(本発明における第二の実施の形態) (実 施の形態2) 本発明における第二の実施の形態について 以下に説明する。

【0082】基本構造は第一の実施の形態における図1 と同様であるので省略する。

【0083】第二の実施の形態で異なるのは、図1にお ける抵抗変化素子6が重界によってキャパシタンスが変 化するキャパシタンス可変材料からなる。キャパシタン

ス変化素子7であることである。 【0084】すなわち、製造方法においても、第一の実 施の形態と同様であって、キャパシタンス変化素子とし

て、Bac Srie TiO: (以下BSTと略す)を形成してある点が 異なる。 【0085】キャパシタンス変化素子は、BSTのターゲ

ットを用いて基板温度575℃で形成してある。 【0086】以下に本実施の形態の効果について説明す

【0087】キャパシタンス変化素子は、図8に示すよ うな、CV挙動を示す。

【0088】すなわちのパイアス付近でのキャパシタン スが一番大きく、バイアスを印加していくに従いキャパ シタンスは減少する。この変化量は材料により変化する が20~30%の変化は十分可能である。

【0089】特にイオン変位型のペロブスカイト酸化物 は、電圧に対するキャパシタンス変化が大きい。

【0090】このキャパシタンス変化素子を図9に示す 等価回路であらわされる直列接続の時の動作について説 明する。キャパシタンス変化素子を直列に接続した場合 は、ゲート電極7に対して電圧を印加すると、構成して いる強誘電体層5絶縁体層4とキャパシタンス変化素子 7のキャパシタンス比に応じた分配が生ずる。このと き、キャパシタンス変化素子7は0パイアス付近ではキ ャパシタンスが大きい、徐々にゲート電極7への印加電 圧が増加すると、キャパシタンス変化素子7への電圧印 加も増加していき、キャパシタンス変化素子7のキャパ 50 を示す。そのため、電圧の急激な上昇に対しての安定性

シタンスは減少していく。

(6)

【0091】そのため、強誘電体層6への電圧分配は0 バイアスに近い時と比較し相対的に減少することとな

【0092】つまり、電圧印加に対して強誘電体層5に かかる電圧の増大割合が減少することとなる。

【0093】このことによって、強誘電体層5にかかる 電圧を、分極が飽和してから、絶縁破壊までの電界の間 で、制御できることとなる。ゲート電極への印加電圧に

10 たとえばノイズがのり、急激に電圧上昇をきたした場合 でも、キャパシタンス変化素子7のキャパシタンスの増 大によって、強誘電体層5への電圧印加は抑制されるこ ととなり、強誘電体層5の電圧変動にたいする劣化が防 げることとなる。

【0094】つぎに、図10、図11に示す等価回路で 接続した場合について説明する。

【0095】図10は、参照抵抗を直列に接続した場 合、図11は参照コンデンサを直列に接続した場合であ

20 【0096】この場合においても、参照抵抗および参照 コンデンサは必ず必要というわけではない。

【0097】すなわち、前述の直列に接続した場合と異 なるのは、強誘電体層5の上部が、参照抵抗あるいは参 照キャパシタを介して接地されているか、もしくは、参 照抵抗、参照コンデンサを介さずに接地されている場合 である。

【0098】この場合において、参照抵抗を接続した場 合には、ゲート電極7にパルスを印加して、キャパシタ ンス変化素子7への電荷保持が行われ、電流を流した瞬 30 間だけ、電位が発生する。

【0099】その電位は、キャパシタンス変化素子への 電荷保持量に応じた電流によって決定されるため、強誘 電体層5上部の電位は、キャパシタンス変化素子7への 電荷蓄積状態、すなわち、ゲート電極7へ電圧を印可し て電流が流れるかどうかと、電流の量によって決定され ることとなる。

【0100】また、図11に示した場合においては、キ ャパシタンス変化素子7と参照コンデンサの電荷蓄積量 は同じであるため、そのキャパシタンス量に応じた重位 40 が強誘電体層5上部に発生することとなる。

【0101】従って、キャパシタンス変化素子7のキャ パシタンスが変化することにより、強誘電体圏5に加わ る電位が制御できることとなる。

【0102】このような制御を行うことによって、参照 抵抗を接続した場合には、強誘電体層 5 上部の電位は、 ゲート電極に電圧印加していくと、 0 パイアス付近では 比較的はやく電位上昇がおこり、ゲート電極電位の上昇 にともない、キャパシタンス変化素子7のキャパシタは 減少するため、電位上昇は抑えられるように、非線形性 (7)

が増すことになる。 【0103】一方、参照コンデンサを接続した場合に は、参照抵抗の場合とは逆に、ゲート電極7電位の上昇 に伴い、はじめは、キャパシタンス変化素子7のキャパ シタが大きいため、電位上昇が抑えられ、ゲート電位の 上昇に伴い、電位はより上昇するといった非線形性を示 1

11

【0104】そのため、特に読み出し時の強誘電体層5 上部への電位が精密に制御できるために、保持特性の向 上が可能となる。


[0105]


【発明の効果】以上のように、本発明における強誘電体 ゲートデバイスは、強誘電体層上に、抵抗変化素子ある いは、キャパシタンス変化素子を接続した構造をとるこ とによって、強誘電体への電圧印加が適正に制御できる ようになり、強誘電体ゲートデバイスの保持特性も向上 する。


【図面の簡単な説明】

- 【図1】強誘電体の動作を示す概念図
- 【図2】本発明の強誘電体ゲートデバイス構造の断面図 20 6 抵抗変化素子
- 【図3】抵抗変化素子の動作を示す概念図
- 【図4】 本発明の第一の実施の形態を示す等価回路図 *

- *【図5】本発明の第一の実施の形態における、参照抵抗 を用いた等価回路図
 - 【図6】本発明の第一の実施の形態における、参照コン デンサを用いた等価同路図
 - 【図7】本発明の第一の実施の形態における、半導体層 の空乏層を利用した構造の抵抗変化素子断面図
 - 【図8】本発明の第二の実施の形態における。 キャバシ 夕変化素子の特性概念図
- 【図9】本発明の第二の実施の形態を示す等価回路図 10 【図10】本発明の第二の実施の形態における、参照抵 抗を用いた等価回路図
 - 【図11】 本発明の第二の実施の形態における、参照コ ンデンサを用いた等価回路図
 - 【符号の説明】
 - 1 半導体基板
 - 2 麦子分離層
 - 3 拡散器 (ソースもしくはドレイン)
 - 4 絶縁体層
 - 5 強誘電体層
 - 7 ゲート電極







フロントページの続き

(51) Int. CL. H 0 1 L 29/792

識別記号

F 1

f-72-1' (参考)

(72) 発明者 飯島 賢二 大阪府門真市大字門真1006番地 松下電器

産業株式会社内

F ターム (参考) 5B025 AA07 AC01 AE08 5F001 AA06 AA17 AA42 AD12 AE02 AE03 AF06

> 5F083 FR05 FR06 GA11 GA12 HA10 JA13 JA14 JA17 JA38 PR22 5F101 BA27 BA62 BD02 BE02 BE05 BF02